锐杰微科技受邀出席2024年半导体先进技术创新发展和机遇大会(SAT Con)

算力需求推动了高端芯片持续发展,先进封装技术迎来了难得发展机遇。锐杰微科技作为聚焦Chiplet&高端芯片的OSAT企业,荣幸受邀出席5月22日-23日在苏州由雅时国际商讯主办的“2024年半导体先进技术创新发展和机遇大会(SAT Con)”,并分享了在2.5D封装领域的最新进展。

本次大会设立“化合物半导体先进技术及应用大会”和“CHIP China晶芯研讨会”两个分会。会议聚焦“半导体制造与先进封装、化合物半导体材料与制备工艺等行业热点话题,在两位院士的引领下,展开泛半导体产业高端对话,促进参会者的交流信息与合作。

锐杰微科技高级总监-卓建方先生做“用于Chiplet芯片高速互联D2D的关键技术和应用”主题分享,卓先生表示,算力需求带动互联技术和高端芯片市场持续增长,数据表明:预计2027年,全球AI芯片市场规模将达到1150亿美元,2022年~2027年CAGR约为29.2%,而对于Chiplet市场,预计2033年全球市场规模将突破百亿美元大关,达到107亿美元,2023年~2033年CAGR约为42.5%。

 图:苏州锐杰微科技集团有限公司 高级总监卓建方

Chiplet技术,作为当今半导体行业的热门话题,为芯片设计和封装提供了全新的思路和可能性。为了满足同构或异构的高性能Chiplet D2D高速、高带宽、高密度互联需求,2.5D封装是满足需求的关键技术。

2.5D封装指的是将多个异构的芯片,比如逻辑芯片、存储芯片等,通过硅中介层(Interposer)连接在一起的技术。它相对于传统的2D封装技术,在性能和功耗上有了显著的改进,同时相比于更先进的3D封装技术,技术难度和成本较低。能够满足高性能计算、大数据处理、人工智能等领域对集成度和性能的高要求。2.5D封装技术将在促进电子系统向更高性能、更低功耗、更小体积方向发展中发挥关键作用。
卓先生演讲围绕产品性能、功耗、工艺、面积和成本五大要素,在封装层面对设计规范导入、中介层设计&仿真、中介层加工、海量uBump键合、翘曲度管理等展开探讨并分享实践案例。

 

在交流互动环节,会场更是热闹非凡。与会者们积极互动,交流着彼此的想法和经验,建立起了深厚的合作关系和友谊。每一次交流都是一次启发,每一次碰撞都是一次创新,让人仿佛置身于一个充满活力的科技圣殿。

 

在这个充满挑战和机遇的时代,创新是推动行业发展的动力。作为半导体封测领域的新兴力量,锐杰微科技将继续致力于突破技术壁垒,为客户提供更优质、更可靠的封装解决方案。

 

感谢雅时国际举办这样一场精彩的盛会,让半导体同仁有机会交流、学习、共同探讨未来的发展方向。期待着在未来的征程中一起携手并进,共创半导体封测领域的新篇章!