锐杰微科技斩获中国国际半导体封测大会“2024-2025中国半导体先进封装最佳品牌企业”奖！
3月24日-25日，2025中国国际半导体封测大会暨半导体先进封装大会在上海隆重举行。锐杰微科技受邀参加本次会议，并凭借其突破性的先进封装技术，从众多参评企业中脱颖而出，荣膺"2024-2025中国半导体先进封装最佳品牌企业"殊荣。
锐杰微科技此次获此殊荣，彰显了其在先进封装领域的领先实力。公司依托自主研发的2.5D硅中介层封装、超大尺寸MCM多芯粒集成等核心技术，成功助力国产高带宽内存 AI芯片、高性能NP网络处理器等高端芯片实现国产化封测突破。如：全国产化2.5D AI芯片通过硅中介层集成高带宽内存，实现9.6Gbps超高速I/O；优化热界面材料（TIM）和中介层热扩散设计，应对500W+高功耗芯片挑战。
在同期举办的先进封装论坛上，锐杰微科技集团CMO李卫东先生发表《芯粒技术发展趋势与2.5D封装技术》主题演讲，深度剖析芯粒技术如何通过IP复用、异质集成突破“存储墙”与“功耗墙”，并分享了先进封装方案在AI芯片、自动驾驶等场景的落地实践。李卫东先生谈到，面向高算力芯片市场，锐杰微科技基于芯粒与2.5D封装技术，率先推出满足国产化需求的Chiplet封装设计、仿真全流程，微组装工艺全流程解决方案。他表示：“未来五年，2.5D/3D封装市场规模将保持年复合增长率30%高速增长，锐杰微科技将持续攻坚高密度互联、低翘曲散热等关键技术，为国产芯片提供‘性能对标国际、成本更具优势’的一站式封测解决方案。”
芯粒技术的规模化落地离不开统一的互联标准与开放生态。李卫东先生谈到，当前UCIe，CCITA，CCLL，HiPi等团标接口协议已形成“百花齐放”的格局，而锐杰微科技正积极参与《芯粒互联接口规范》等国内标准的制订，由锐杰微参与制订的首个Chiplet技术标准《小芯片接口总线技术要求》（T/CESA 1248-2023）已正式发布实施，并与IP合作伙伴共同推动D2D/C2C接口IP的国产化进程。
“未来，芯粒技术将彻底改变芯片设计范式，而封装技术是这场变革的基石。”李卫东先生总结道，“锐杰微科技愿与行业伙伴携手，以开放生态与技术创新，共同开启半导体产业的新篇章。”